Japanese Publication No. 2003-110798 A

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2003-110798 (P2003-110798A)

(43)公開日 平成15年4月11日(2003.4.11)

(51) Int.Cl.7		徽別記号	F I	テーマコート*(参考)		
H04N	1/028		H04N	1/028	Α	5 C 0 2 4
	1/19			5/335	W	5 C 0 5 1
	5/335			1/04	103Z	5 C O 7 2


	審查請求	未請求	請求項の数6	OL	(全	6 頁)
特顧2001-299308(P2001-299308)	(71)出顧人					
平成13年9月28日(2001.9.28)		石川県社 2	可北郡宇ノ気町	字字野	表マ98 料	番地の
·		石川県 2 株式 考) 500 500	可北郡宇ノ気町: 式会社ピーエフ: 124 CY16 EX01 1 151 AA01 BA03 1 DE01	ユー内 HX37 DA03 DE	801 DB0	08
	平成13年9月28日(2001.9.28)	特願2001-299308(P2001-299308) (71)出願人 平成13年9月28日(2001.9.28) (72)発明者 Fターム(参	特顧2001-299308(P2001-299308) (71)出顧人 0001361 株式会社 平成13年9月28日(2001.9.28) 石川県 2 (72)発明者 宮下 朝 石川県 2 株式 Fターム(参考) 500	特願2001-299308(P2001-299308) (71)出願人 000136136 株式会社ピーエフユー 石川県河北郡宇ノ気町: 2 (72)発明者 宮下 幹朗 石川県河北郡宇ノ気町: 2 株式会社ピーエフ、Fターム(参考) 50024 CY16 EX01 1 50051 AA01 BA03 1 DE01 50072 AA01 BA20 1 UA06	特願2001-299308(P2001-299308) (71)出願人 000136136 株式会社ピーエフユー 石川県河北郡宇ノ気町字宇野2 2 (72)発明者 宮下 幹朗 石川県河北郡宇ノ気町字宇野2 2 株式会社ピーエフユー内 Fターム(参考) 50024 CY16 EX01 HX37 50051 AA01 BA03 DA03 DED1 50072 AA01 BA20 EA05 FE UA06	株式会社ピーエフユー 平成13年9月28日(2001.9.28) 石川県河北郡宇ノ気町字宇野気ヌ98 2 (72)発明者 宮下 幹朗 石川県河北郡宇ノ気町字宇野気ヌ98 2 株式会社ピーエフユー内 Fターム(参考) 5C024 CY16 EX01 HX37 5C051 AA01 BA03 DA03 DB01 DB0 DE01 5C072 AA01 BA20 EA05 FB08 FB2

(54) 【発明の名称】 イメージスキャナ装置

(57)【要約】

【課題】 従来、画質を最優先とするイメージスキャナ 装置においては、撮像素子から出力されるアナログ信号 に対してノイズを受け難くするため撮像素子とA/D変 換素子間の物理的な距離を短くしている。このため撮像素子とA/D変換素子とこれらの素子のタイミング生成 回路とが含まれるCCD基板を光学キャリア内に設け、また画像処理やホスト装置との通信を行う制御回路が含まれる制御基板を筐体側に設けて、CCD基板と制御基板とをデータ転送路で接続するようにしている。しかし、このデータ転送路で接続するようにしている。しかし、このデータ転送路にはタイミング生成回路用の高速なクロック信号が流れるため、データ転送路から規格値を超える不要電磁界放射が放射されるという問題点があった。

【解決手段】 イメージスキャナ装置において、CCD 基板にタイミング生成回路のクロック信号を生成する手段を設ける。これにより、データ転送路から高速なクロック信号を除く。



【特許請求の範囲】

【請求項1】 撮像素子と、A/D変換素子と、撮像素 子およびA/D変換素子に入力するタイミング信号を生 成するタイミング生成回路とをCCD基板に設けたイメ ージスキャナ装置において、

CCD基板にタイミング生成回路のクロックを生成する 手段を設けることを特徴とするイメージスキャナ装置。 【請求項2】 請求項1記載のイメージスキャナ装置に おいて、

を生成し、制御基板側に供給し、制御基板側はCCD基 板から供給される制御用クロック信号で画像信号の取込 みを行う手段を設けることを特徴とするイメージスキャ ナ装置。

【請求項3】 請求項2記載のイメージスキャナ装置に おいて、

ライン開始部分に対して画素クロックを一時停止させる 手段を設けることを特徴とするイメージスキャナ装置。

【請求項4】 請求項1記載のイメージスキャナ装置に

CCD基板と制御基板とは低速なライン開始信号で同期 をとる手段を設けることを特徴とするイメージスキャナ 装置。

【請求項5】 請求項2記載のイメージスキャナ装置に おいて、

CCD基板から制御基板に送信する画像信号および制御 用クロック信号の転送はディファレンシャル転送とする 手段を設けることを特徴とするイメージスキャナ装置。

【請求項6】 請求項2記載のイメージスキャナ装置に おいて、

CCD基板から制御基板に送信する画像信号および制御 用クロック信号に対してスペクトラム拡散を適用する手 段を設けることを特徴とするイメージスキャナ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、撮像素子と、A /D変換素子と、撮像素子およびA/D変換素子に入力 するタイミング信号を生成するタイミング生成回路とを CCD基板に設けたイメージスキャナ装置に関し、特 に、CCD基板にタイミング生成回路のクロック信号を 40 牛成する手段を設け、CCD基板と制御基板間のデータ 転送路から高速なクロック信号を除き、データ転送路か ら放射される不要電磁界放射を抑えたイメージスキャナ 装置に関する。

【0002】なお、この明細書において、「CCD基 板」という用語は撮像素子を搭載するプリント基板ユニ ットを指す。また、「制御基板」という用語は主に画像 処理やホストコンピュータへの通信インタフェース機能 を有する制御基板ユニットを指す。

[0003]

【従来の技術】撮像素子にCCDラインセンサなどを用 い、かつDTP (Desk Top Publishing) などに使用す るため、画質が最優先となるように設計されるイメージ スキャナ装置においては、撮像素子から出力されるアナ ログ信号に対してノイズを受け難くするため、アナログ 信号をデジタル信号に変換するA/D変換素子と撮像素 子間の物理的な距離が短くなるように設計されている。 【0004】図4に、従来のイメージスキャナ装置の構 成ブロック例図を示す。図4(a)の41は光学キャリ CCD基板側は画像信号に同期した制御用クロック信号 10 ア44内に設けられたCCD基板、42は筐体側に設け られた制御基板であり、CCD基板41と制御基板42

> 【0005】また、図4(b)はCCD基板と制御基板 の構成図であり、CCD基板41はCCD素子411 と、A/D変換素子412と、A/D変換素子412の 出力を所定のバス幅に変換して制御基板に出力するバス 幅変換回路415と、CCD素子411、A/D変換素 子412、バス幅変換回路415に入力するタイミング 信号を生成するタイミング生成回路413とで構成され **20** ている。

とは摺動するデータ転送路43で接続されている。

【0006】また、制御基板42は画像処理やホストコ ンピュータとの通信を行う制御回路421と、制御回路 421にクロックを供給するクロックジェネレータ42 2とで構成されている。

【0007】このように構成されるイメージスキャナ装 置においては、データ転送路43のデジタル信号の入出 力速度が、アナログ信号を直接制御基板に転送する構成 のイメージスキャナ装置と比較して、約8~16倍の高 速な信号帯域を必要とし、そのデータ転送路から放射さ 30 れる不要電磁界放射を抑えることは非常に困難となって いる。

【0008】具体的な例として、1画素分のデータ出力 が333nS (3MHz) である3ライン (RGB) C CD素子を用いて、RGBデータを点順次で転送する場 合において、1画素のデータを各色16bitのデジタ ル信号に変換すると、333nSの期間中に16×3b i tの信号をCCD基板41から制御基板42に転送す る必要がある。

【0009】つまり信号帯域として16×3(bit) /333nS=144Mbit/Sという速度が必要と なる。この出力信号をデータ転送路の信号線数を削減す るために4bit幅にて転送を行う場合、各信号線及び 信号タイミング用クロック信号は144Mbit/4b it=36MHzという信号速度が必要となる。

【0010】また、CCD素子およびA/D変換素子に 入力するタイミングクロックとして、最低でも3MHz ×4=12MHzのクロック信号とデータ転送タイミン グ用として36MHzのクロック信号およびライン制御 用の比較的低速な信号(3.6mS周期程度)を制御基 50 板42からCCD基板41に入力する必要があった。

20

【0011】また、CCD基板41を搭載した光学キャリア44から制御基板42までのデータ転送路43はA3/DLサイズを読取り可能なイメージスキャナ装置の場合、0.5~1m程度の長さを必要とし、光学キャリアが摺動することから摺動寿命の長いFPC (Flexible Printed Circuit) やFFC (Flexible Flat Cable)が用いられている。

[0012]

【発明が解決しようとする課題】このように構成される イメージスキャナ装置は、以下のような問題点があっ た。

【0013】(1)データ転送路に36MHzといった 高速な信号を通すため、データ転送路から各国で規制されている規格値を超える不要電磁界放射が放射される。 【0014】(2)不要電磁界放射を抑制する手段の1つにデータ転送路の信号に対してローパスフィルタを施す方法があるが、不要電磁界放射を規格値内に抑えようとすると、信号波形に乱れが生じ、回路が正常に動作しない、または回路の動作が保証できなくなる。

【0015】(3)不要電磁界放射を抑制する手段の1つにデータ転送路に電磁界シールドを施す方法があるが、不要電磁界放射を規格値内に抑えようとすると、データ転送路の摺動寿命が短くなる、また摺動寿命を満足するように屈曲半径を大きくした場合は装置外形が大きくなる、また信号波形に乱れが生じ、回路が正常に動作しない、または回路の動作が保証できなくなる。また、電磁界シールドを施すことによってコストアップする。【0016】(4)不要電磁界放射を抑制する手段の1つにタイミング生成回路のクロック信号(信号クロック源)にスペクトラム拡散を適用する方法があるが、撮像素子およびA/D変換素子の信号入力タイミングにずれが生じ、回路動作上の問題が発生したり、画像データにノイズが現れたりする。

【0017】(5)クロック信号を制御基板から供給し、その信号から撮像素子、A/D変換素子に入力するタイミング信号およびCCD基板から出力するデータ出力のタイミング生成を行うため、各素子のディレイや信号波形のバラツキなどによる影響はデータ転送路の距離が0.5~1.0mと長いことから非常に大きく、回路が正常に動作しない、また回路動作が保証できない。【0018】(6)制御基板からCCD基板に供給するタイミング生成用クロック信号などに静電気などの外来ノイズが影響した場合、画像データにノイズとして影響

が現れる。 【0019】

基板にタイミング生成回路のクロック信号を生成する手段を設ける。これにより、CCD基板と制御基板間のデータ転送路から高速なクロック信号を除き、データ転送路から放射される不要電磁界放射を抑える。

[0020]

【発明の実施の形態】(1)撮像素子と、A/D変換素子と、撮像素子およびA/D変換素子に入力するタイミング信号を生成するタイミング生成回路とをCCD基板に設けたイメージスキャナ装置において、CCD基板に10 タイミング生成回路のクロックを生成する手段(クロックジェネレータ)を設ける。これにより、CCD基板と制御基板間のデータ転送路から高速なクロック信号を除き、データ転送路から放射される不要電磁界放射を抑えることができる。

【0021】(2)(1)記載のイメージスキャナ装置において、CCD基板側は画像信号に同期した制御用クロック信号を生成し、制御基板側に供給し、制御基板側はCCD基板から供給される制御用クロック信号で画像信号の取込みを行う手段を設ける。これにより、CCD基板から制御基板に出力される画像信号および制御用クロック信号(画素クロック信号、ラインクロック信号)の発信源および転送距離、転送タイミング、波形、ディレイなどをそろえることができ、回路の動作保証上の問題を抑えることができる。

くなる、また信号波形に乱れが生じ、回路が正常に動作しない、または回路の動作が保証できなくなる。また、電磁界シールドを施すことによってコストアップする。 【0016】(4)不要電磁界放射を抑制する手段の1つにタイミング生成回路のクロック信号(信号クロックののよび画像信号の同期を容易に源)にスペクトラム拡散を適用する方法があるが、撮像 30 取ることが可能となる。また、データ転送路の信号を少素子およびA/D変換素子の信号入力タイミングにずれ

【0023】(4)(1)記載のイメージスキャナ装置において、CCD基板と制御基板とは低速なライン開始信号で同期をとる手段を設ける。これにより、制御基板側で画像信号の取り込みタイミング(ライン開始)を容易につかむことができる。またCCD基板にタイマ回路を設けなくても済み、CCD基板をシンプルな構成にすることができる。

【0024】(5)(2)記載のイメージスキャナ装置において、CCD基板から制御基板に送信する画像信号および制御用クロック信号の転送はディファレンシャル転送とする手段を設ける。これにより、データ転送路から放射される低域側周波数帯域の不要電磁界放射および外部ノイズからの影響を低減することができる。

【0025】(6)(2)請求項2記載のイメージスキャナ装置において、CCD基板から制御基板に送信する画像信号および制御用クロック信号に対してスペクトラム拡散を適用する手段を設ける。これにより、データ転送路から放射される広域側周波数帯域の不要電磁界放射を低減することができる。

5

[0026]

【実施例】図1に、本発明のイメージスキャナ装置の一 実施例の構成ブロック図(1)を示す。図1(a)の1 は光学キャリア4内に設けられたCCD基板、2は筐体 側に設けられた制御基板であり、CCD基板1と制御基 板2は摺動するデータ転送路3で接続されている。

【0027】また、図1(b)はCCD基板と制御基板 の構成図であり、CCD基板1はCCD素子11と、A /D変換素子12と、A/D変換素子12の出力を所定 15と、CCD素子11、A/D変換素子12、バス幅 変換回路15に入力するタイミング信号を生成するタイ ミング生成回路13と、タイミング生成回路13のクロ ックを生成するクロックジェネレータ14とで構成され

【0028】また、制御基板2は画像処理やホストコン ピュータとの通信を行う制御回路21と、制御回路21 にクロックを供給するクロックジェネレータ22とで構 成されている。

はA/D変換されたデジタルデータ出力をCCD基板内 において生成されるクロック信号とともに制御基板に転 送し、また制御基板はCCD基板から供給されるクロッ ク信号を使用してCCD基板から出力される画像信号を 取り込むことができる。

【0030】したがって、制御基板からCCD基板に入 力される信号は制御用シリアルなどの比較的低速な信号 に限られるので、制御基板から出力される信号に対して 3端子フィルタ、チップビーズインダクタなどのローパ スフィルタを適用することにより、制御基板からCCD 30 基板へのデータ転送路から放射される不要電磁界放射を 規格値内に抑えることが可能となる。

【0031】また、CCD基板にクロックジェネレータ を設けたことによりタイミング生成回路へのクロック供 給路自体の長さを短くすることができるため、静電気な どの外来ノイズの影響を抑えることが可能となる。

【OO32】また、CCD基板から制御基板に出力され る画像信号、画素クロック信号およびラインクロック信 号の発信源(ソース)における転送距離、転送タイミン グ、波形、ディレイなどをそろえることができ、回路動 作を不安定にさせる要素を抑えることが可能となる。

【0033】なお、この構成ではCCD基板にバス幅変 換回路を設けるようにしたが、A/D変換素子から出力 されるデジタルデータをそのまま制御基板に出力するよ

【0034】図2に、CCD基板出力信号(制御基板入 力信号) のタイミング模式図を示す。 図2(a) に示す ように、画像信号 (Image Data1-4)、画素クロック信 号 (Data Clock) およびラインクロック信号 (Line Clo にタイミング生成回路において、ライン開始部分に対し て画素クロックを一時停止させるようにし、画像信号 (Image Data1-4)と画素クロック信号(Data Clock) とを出力させるようにしてもよい。これにより、データ 転送路の信号線を少なくでき、データ転送路から放射さ れる不要電磁界放射を少なくすることができる。

【0035】図3に、本発明のイメージスキャナ装置の 一実施例の構成ブロック図(2)を示す。なお、図3の 1、2、11、12、13、14、21、22は、図1 のバス幅に変換して制御基板に出力するバス幅変換回路 10 の1、2、1 1、1 2、1 3、1 4、2 1、2 2 2 2 2 1である。

【0036】この実施例は図1の実施例に、CCD基板 から制御基板に送信する画像信号および制御用クロック 信号に対してスペクトラム拡散を適用させる拡散回路1 6と、CCD基板から制御基板に送信する画像信号およ び制御用クロック信号をディファレンシャル転送するデ ィファレンシャル送信回路17とをCCD基板側に加 え、またCCD基板から制御基板にディファレンシャル 転送される画像信号および制御用クロック信号を受信す 【0029】このような構成にすることで、CCD基板 20 るディファレンシャル受信回路23を制御基板側に加え たものである。

> 【0037】このように構成することで、CCD基板か ら制御基板に出力する画像信号および制御用クロック信 号をディファレンシャル転送することができ、データ転 送路から放射される低域側周波数帯域の不要電磁界放射 および外部ノイズからの影響を低減することが可能とな る。

【0038】また、CCD基板から制御基板に送信する 画像信号および制御用クロック信号に対してスペクトラ ム拡散を適用させることができ、データ転送路から放射 される高域側周波数帯域の不要電磁界放射を低減するこ とが可能となる。なお、CCD素子やA/D変換素子の クロックに対してはスペクトラム拡散を適用することが ないので、回路動作に問題が生じたり、画像データにノ イズとして影響が現れたりすることはない。

【0039】また、この実施例ではライン制御用クロッ ク信号を制御基板からCCD基板のタイミング生成回路 13に供給するようにし、タイミング生成回路13は供 給されるライン制御クロック信号に同期させて、CCD 素子11、A/D変換素子12に入力するタイミング信 号を生成するようにしている。このようにすることで、 制御基板側では画像信号の取り込みタイミング(ライン 開始) 容易につかむことができ、またCCD基板側はラ イン制御用クロック信号を生成するためのタイマ回路を 削除することができ、シンプルな構成にすることができ る。

[0040]

【発明の効果】この発明は、上記に説明したような形態 で実施され、以下の効果がある。

ck) を出力するようにしてもよいが、図2(b)のよう 50 【0041】データ転送路から放射される不要電磁界放

射を規格値内に抑えることが可能となる。

【0042】また、データ転送路から放射される不要電磁界放射の規格値を満足させるためにデータ転送路に対して行われる電磁界シールドを削減または削除することが可能となる。したがって、データ転送路の摺動寿命が長く、また摺動寿命を満足するように屈曲半径を小さくでき、装置外形を小さく設計することが可能となる。

【図面の簡単な説明】

【図1】 本発明のイメージスキャナ装置の一実施例の 構成ブロック図(1)である。

【図2】 CCD基板出力信号(制御基板入力信号)の タイミング模式図である。


【図3】 本発明のイメージスキャナ装置の一実施例の構成ブロック図(2)である。


【図4】 従来のイメージスキャナ装置の構成ブロック例図である。

【符号の説明】


- 1 CCD基板
- 2 制御基板
- 3 データ転送路
- 4 光学キャリア
- 11 CCD素子
- 12 A/D変換素子
- 13 タイミング生成回路
- 14 クロックジェネレータ
- 10 15 バス幅変換回路
 - 16 拡散回路
 - 17 ディファレンシャル送信回路
 - 21 制御回路
 - 22 クロックジェネレータ
 - 23 ディファレンシャル受信回路

【図1】







【図2】




【図3】



【図4】





PAT-NO:

JP02003110798A

DOCUMENT-IDENTIFIER:

JP 2003110798 A

TITLE:

IMAGE SCANNER DEVICE

PUBN-DATE:

April 11, 2003

INVENTOR-INFORMATION:

NAME

COUNTRY

MIYASHITA, MIKIAKI

N/A

INT-CL (IPC): H04N001/028, H04N001/19, H04N005/335

ABSTRACT:

PROBLEM TO BE SOLVED: To solve a problem that a high speed clock signal for

a <u>timing generation</u> circuit flows through a data transfer channel so that

unnecessary electromagnetic field emission exceeding standard value is emitted

from the data transfer channel, by reducing physical distance between an image

pickup element and an $\underline{A/D}$ converter element to make an \underline{analog} signal outputted

from the image pickup element hard to receive noise, by providing a CCD

substrate comprising the image pickup element, the A/D converter element and a

timing generation circuit for these elements in an optical carrier, and by

providing a control substrate comprising a control circuit performing image $^{\prime}$

processing and communication with a host device in a box body side, to connect

the <u>CCD</u> substrate and the control substrate with the data transfer channel.

related to a conventional image <u>scanner</u> device in which image quality is taken

as top priority.

SOLUTION: An image scanner device is provided with a means that generates a

clock signal of a timing generation circuit on a CCD substrate. As a result, a

speed clock signal is removed from the data transfer channel.

COPYRIGHT: (C) 2003, JPO

----- KWIC -----

Abstract Text - FPAR (1):

PROBLEM TO BE SOLVED: To solve a problem that a high speed clock signal for

a <u>timing generation</u> circuit flows through a data transfer channel so that

unnecessary electromagnetic field emission exceeding standard value is emitted

from the data transfer channel, by reducing physical distance between an image

pickup element and an $\underline{A/D}$ converter element to make an \underline{analog} signal outputted

from the image pickup element hard to receive noise, by providing a CCD

substrate comprising the image pickup element, the $\underline{A/D}$ converter element and a

timing generation circuit for these elements in an optical carrier,
and by

providing a control substrate comprising a control circuit performing image

processing and communication with a host device in a box body side, to connect

the $\underline{\mathtt{CCD}}$ substrate and the control substrate with the data transfer channel,

related to a conventional image <u>scanner</u> device in which image quality is taken

as top priority.

DERWENT-ACC-NO:

2003-349804

DERWENT-WEEK:

200333

COPYRIGHT 2006 DERWENT INFORMATION LTD

TITLE:

Image scanner has timing generating circuit

which

generates timing signal fed to image sensor and

analog to

digital converter of charge-coupled device

board based on

clock signal generated corresponding to input

control

signal

PRIORITY-DATA: 2001JP-0299308 (September 28, 2001)

PATENT-FAMILY:

PUB-NO PUB-DATE LANGUAGE

PAGES MAIN-IPC

JP 2003110798 A April 11, 2003 N/A

006 H04N 001/028

INT-CL (IPC): H04N001/028, H04N001/19, H04N005/335

ABSTRACTED-PUB-NO: JP2003110798A

BASIC-ABSTRACT:

NOVELTY - The image $\underline{scanner}$ has a clock generator (14) that is provided at

charge-coupled device board (1) to generate clock signal corresponding to

control signal input from a control board (2). A timing generating
circuit

(13) generates timing signal and inputs into charge coupled device element (11)

and $\underline{analog\ to\ digital}$ converter (12) provided at the $\underline{charge\text{-}coupled}$ device

board based on the generated clock signal.

USE - Image scanner.

ADVANTAGE - Restrains the radiation of unnecessary electromagnetic field from the data transmission path, by generating high speed clock signal,

thereby

improves the durability of the data transmission path.

<code>DESCRIPTION</code> OF <code>DRAWING(S)</code> - The figure shows the block diagram of the <code>image</code>

scanner. (Drawing includes non-English language text).

charge-coupled device board 1

control board 2

charge-coupled device element 11

analog to digital converter 12

timing generating circuit 13

clock generator 14

----- KWIC -----

Basic Abstract Text - ABTX (1):

NOVELTY - The image <u>scanner</u> has a clock generator (14) that is provided at

charge-coupled device board (1) to generate clock signal corresponding to

control signal input from a control board (2). A timing generating circuit

(13) generates timing signal and inputs into <u>charge coupled device</u> element (11)

and $\underline{analog\ to\ digital}$ converter (12) provided at the $\underline{charge\text{-}coupled}$ device

board based on the generated clock signal.

Title - TIX (1):

Image <u>scanner has timing generating</u> circuit which generates timing signal

fed to image sensor and <u>analog to digital</u> converter of <u>charge-coupled</u> device

board based on clock signal generated corresponding to input control signal

1/8/06, EAST Version: 2.0.1.4